lehce OT: SDRAM obsluha ve VHDL

Ahoj,

když už se tu tak často objevují věci ohledně různých VHDL
 implementací, chtěl 
bych se zeptat zdejších guru, jestli nemají vyřešenou nějakou jednoduchou implementaci SDRAM řadiče co by se dala snadno modifikovat jednak na různé
 FPGA 
kity vybavení touto pamětí a druhak ve spojení s CPLD i jako náhrada dnes
již 
nesehnatelných DRAM karet.

Ctirad