Původní podoba příspěvku

Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).

<!-------------------------------------------------------------->
<table width="100%"><tr><td align="left" valign="middle"></td><td align=right valign="middle"></td></tr></table><BR><pre>Ahoj,

když už se tu tak často objevují věci ohledně různých VHDL
<img src="BODY_IMAGES_WRAP_GIF"> implementací, chtěl 
bych se zeptat zdejších guru, jestli nemají vyřešenou nějakou jednoduchou implementaci SDRAM řadiče co by se dala snadno modifikovat jednak na různé
<img src="BODY_IMAGES_WRAP_GIF"> FPGA 
kity vybavení touto pamětí a druhak ve spojení s CPLD i jako náhrada dnes
<img src="BODY_IMAGES_WRAP_GIF">již 
nesehnatelných DRAM karet.

Ctirad 
</pre>