Dne Monday 22 of September 2008 14:38:18 Petr Žydek (sharpemupandora.cz)
napsal(a):
Zobrazit citovaný text (17 řádků)
> Třeba můj ramdisk 16MB - dá se ''dostat'' do návrhu jako část schematu
> s běžnými TTL obvody?
> IDE16 - tady by se mi víc líbila možnost použití pravdivostních tabulek
...
> A další periferie, např. dekodér adresy pro FDD obého druhu, zde by
> mi vyhovoval popis slovní např. (WD279x):
>
> Y0WD, Y1WD, Y2WD = 1 kromě:
> je-li IORQ=0 a ADR (AD7.. AD0) = D8h,! potom Y0WD = 0
> je-li IORQ=0 a ADR (AD7.. AD0) = D9h, potom Y0WD = 0
> je-li IORQ=0 a ADR (AD7.. AD0) = DAh, potom Y0WD = 0
> je-li IORQ=0 a ADR (AD7.. AD0) = DBh, potom Y0WD = 0
> je-li IORQ=0 a ADR (AD7.. AD0) = DCh, potom Y1WD = 0
> je-li IORQ=0 a ADR (AD7.. AD0) = DDh, potom Y2WD = 0
>
> Syntaxi jsem si vymyslel ;-)
> Pokud by toto vše šlo, není co řešit.
V zásadě to tak přesně jde, viz:
http://eva.fit.vutbr.cz/~xvasic11/cl.cpld/
Ctirad