Ahoj,
diky, neco takoveho mne napadlo, ale E verze nemaji ISP a JTAG. Ja ty Altera
vubec neznam, tak ani nevim, jak se to programuje.
Kdyztak mozna prosim, pokud nekdo mate napad, piste na muj e-mail
martin(takovytokulaty)8bity.cz, at nezaneradujeme konferu OT. Diky moc.
Krasny vikend
Martin
Zobrazit citovaný text (27 řádků)
-----Původní zpráva-----
From: Jakub Ladman (sharpemupandora.cz)
Sent: Saturday, April 06, 2013 2:39 PM
To: Konference "Počítač SHARP MZ-800 a emulátory"
Subject: Re: OT: Jak otestovat CPLD Altera MAX EPM7128ELC84-15
Dne So 6. dubna 2013 14:34:55 Martin Lukasek (sharpemupandora.cz)
napsal(a):
> Ahoj,
> sorry, za OT, ale je tu hodne lidi zabyvajici se CPLD a FPGA. Pta se
> Melsoft, zda neumite nekdo nejak jednoduse otestovat CPLD typu Altera MAX
> EPM7128ELC84-15? Je jasne, ze I/O piny certvi jak budou naprogramovane,
> ale aspon nejaky zakladni test, zda je obvod aspon trochu zivy. Dik,
> Martin
>
> ---
Jestli aspoň trochu funguje se zjistí tak že se zkusí jestli reaguje na
JTAGu
:-)
JL
---
Pobyty na horách se slevou
http://raketa.cz/slevy/pobyty/hory/