Konference: Počítač SHARP MZ-800 a emulátory

Od: Michal Hučík
Datum: 5.4.2012 21:25
Předmět: Re: Maximalisticka unikarta


Ahoj Radku, ja jsem takhle pred par rokama zkousel pripojit ke sbernici 
Sharpa desku s PIC16F873 :) - bez WAITu - no moc to ten PIC nestihal :))

Nejsem si uplne jisty, zda by se dalo na planovane maxikarte realizovat 
vse z toho co uvadis. Vim, ze to co si chci postavit je megalomanske, 
jak uz si tu rejpnul i Vasek, nicmene zadne jine smysluplne vyuziti jsem 
doma pro ten maly FPGA doposud nenasel. Kazdopadne bych chtel zustat  u 
toho, ze stavim jen "chytrou" periferii a nechci tim vylepsovat samotny 
system ... Na to bych asi spis doporucoval hratky s VHDL Sharpem. A nebo 
si postavit uplne vlastni Z80 system ve kterem by se daly urcovat uplne 
vlastni pravidla chovani - kdysi jsem o takovem univerzalnim 
multiplatformnim Z80 HW emulatoru uvazoval, ale prozatim jsem jej pustil 
k vode.

Jen v rychlosti k tem vecem co pises:

- emulace floppy mechaniky: uz nekdo udelal a prodava se to jako hotovy 
blackbox, navic to je zrovna vec, ktera se podle mne nemusi delat az tak 
moc ON-LINE, protoze u FD mechaniky je bezne, ze aplikuj prodlevy, 
jejihz delku si urcuje samotna mechanika - to prodavane reseni obsahuje 
tusim nejakou malou ATmega, LCD a SD kartu

- plna analyza VRAM a generovani obrazu: to je v podstate kompletni 
video cast obvodu GDG, ktery mam napr. napsany ve VHDL. Pri 
synchronizaci s internima 17MHz hodinama Sharpa by jsi mel dosahnout 
temer identicky video vystup. To "temer" je proto, ze se budes lisit jen 
v tom, ze skutecne GDG provadi zmeny jen pri kazdem druhem taktu hodin, 
coz je  50/50, zda se ti to zrovna podari se strefi, ale okem je to 
stejne nerozeznatelne. Daviduv, ani muj model GDG nepracuje s VRAM 
takovym zpusobem jako realny Sharp a proto je k jeho provozu potreba 
interni dualni BRAM o velikosti 32K, coz v XC3S50 nehrozi - tam je 
myslim max 12K
Jinak se samozrejme potrebujes jeste sesynchronizovat se Sharpima HSync 
a VSync, ktere na sbernici nejsou...


Pokusim se co nejdrive udelat nejake schema toho bastlu, ktery zamyslim. 
To prodratovani krizem-krazem bude nejspis nejaka interni sbernice mezi 
FPGA a STM32 tak, aby se alespon konfiguracne na zaklade preprogramovani 
FPGA umoznilo sdileni periferii - tedy aby jsem si napr. mohl 
naprogramovanim FPGA urcit, zda SD kartu uvidi STM a nebo zda se bude 
chovat jako SPI sbernice pripojena k nejakemu portu Sharpa, atp...

Michal

Dne 5.4.2012 17:41, Radek Suk (sharpemu tu byla ta zakroucena vec pandora.cz) napsal(a):
>
>
> Ahoj Michale
>
> Mam uplne stejnou myslenku. Na Pandore na speccy foru jsem to i lehce 
> nadhodil. Moje puvodni myslenka byla pripojit k Shaprovi (ZX Spectrum, 
> SAPI) AMR procesor primo na sbernici a sledovat co se deje a podle 
> toho reagovat. Cele jsem to chtel delat bez zastavovani procesoru, ale 
> kdyz jsem zjistoval casovani procesoru tak by to bez WAIT signalu asi 
> neslo realne udelat. Proto jsem premyslel a napadlo mne pripojit pres 
> dva CPLD obvody, ty co jsou i v unikarte (cena za kus cca 70Kc bez 
> DPH) nejaky Xilinx nebo Altera FPGA a k tomu az pripojit ten ARM 
> procesor, ktery by hlavne komunikoval se siti a delal veci co se 
> nemusi delat v realnem case. Ja si ted zarizuji  "stavebnici" na FPGA 
> a tak si budu moci neco i otestovat. Mozna by nebylo od veci to udelat 
> z veci co se daji koupit na ebay nebo jinde v shopu a maji "velke" 
> rozmery a takto by to mohl stavet uplne kazdy. Timto myslim ze napr. 
> CPLD by byl v DIL40 pouzdru, FPGA by byla nejaka hotova deska za cca 
> 25USD atd.
>
>
> Jinak co vse by slo s timto delat je napr.:
>
> - simulovat realnou floppy vcetne zapisu - mysleno 34 pinovy konektor 
> - tim padem pouzitelne i u jineho typu pocitace
> - simulovat realny quickdisk
> - simulovat zalohovany nebo PEZIK ramdisk
> - analyzovat stav sbernice
> - analyzovat vsechny zapisy do vram a tak delat kopii informaci co 
> jsou ve vram a tim padem moci delat scandoubler na vga ciste z 
> informaci na sbernici
> - spustit uvnitr Sharpa kompletni ZX Spectrum a to tak, ze port FEh by 
> byl vyveden ven pro magnetofon a klavesnice by se nahradila ps2 
> klavesnici vlastne by uvnitr sharpa byl 2x port 0FEH a podle FPGA by 
> se obslouzil budto ten puvodni (original PIO) nebo tento novy - finta 
> by byla uplne stejna jako je ted MEMEXTu. Zpomaleni na 3,5MHz by delal 
> FGPA citac a to tak ze by jednou za cas dal navic Wait signal. 
> Obrazovku by zachycoval FPGA a posilal by to na VGA konektor.
>
> Michale, urcite mam zajem o tvuj projekt.
>
> Radek
>
>
> Dne 5.4.2012 15:09, Michal Hučík (sharpemu tu byla ta zakroucena vec pandora.cz) napsal(a):
>>
>>
>> Kdyz uz je tu rec o ruznych upgradech unikarty a padaji tady plany 
>> pro celicky nasledujici rok, tak zkusim taky uverejnit jeden svuj zamer:
>>
>> Uz delsi dobu se mi doma poflakuji FPGA XC3S50 a nenapada mne co s 
>> nimi - (je to programovatelna logika do ktere uz by se zrejme v 
>> pohode vesel skoro cely Sharp). Rikal jsem si, ze bych z toho 
>> postavil nejakou super modifikovatelnou periferii ke ktere bych 
>> pripojil i nejake nabusene pameti, FLASHku, mozna by doslo i na CF, 
>> jako sparring partnera bych pouzil napr. STM32F205. Vsechno bych to 
>> nejak smysluplne krizem-krazem prodratoval, aby se z toho dalo 
>> vytezit co nejvic a vsechny volne piny, vcetne puvodni Sharp sbernice 
>> bych vyvedl ven z desky, aby se na tom mohlo dal v budoucnu stavit 
>> cokoliv mne dalsiho napadne...
>>
>> Oproti standardni unikarte se takove zarizeni malinko komplikuje 
>> napr. tim, ze uz neni vubec 5V tolerantni a navic k FPGA je potreba 
>> jeste nejaka boot FLASH. Cena pouzitych soucastek uz tady take neni 
>> zanedbatelna. Urcite se to nepodari proroutovat jen ve dvou vrstvach, 
>> takze i deska se zrejme prodrazi.
>>
>> Zajimal by takovy projekt jeste nekoho?
>>
>>
 http://cz.farnell.com/xilinx/xc3s50-5tqg144c/fpga-spartan-3-1728cells-144tqfp/d
p/1605839 
>>
>>
>>
http://cz.farnell.com/stmicroelectronics/stm32f205rbt6/ic-mcu-32bit-1mb-flash-64
-lqfp/dp/2060895 
>>
>>
>> Michal
>>
>>
>> ---
>>
>
>
> ---



Ostatní příspěvky vlákna:

 
[2012/1 (125)] [2012/2 (34)] [2012/3 (57)] [2012/4 (46)] [2012/5 (40)] [2012/6 (44)] [2012/7 (64)] [2012/8 (57)] [2012/9 (32)] [2012/10 (55)] [2012/11 (25)] [2012/12 (63)]


[1999 (1)] [2000 (168)] [2001 (733)] [2002 (459)] [2003 (654)] [2004 (224)] [2005 (105)] [2006 (182)] [2007 (201)] [2008 (294)] [2009 (363)] [2010 (782)] [2011 (522)] [2012 (642)] [2013 (442)]