Radku, Pavle,
az ted po 2 dnech mi v souvislosti s tim 1.bitem doslo, ze se v v
driveru oproti BIOSu cp/m 4.1 prece jen lisim v tom, ze povoluji
interrupt v FDC stejnou hodnotou v A registru, jakou jsem tesne pred tim
pouzil pro zakaz interruptu od PIOZ80, tedy 0x03 (coz by pro neupraveny
radic bylo spravne). V cp/m se tam ale posila 0x01 ... Upravil jsem to
ted tedy tak, ze se pred ctenim posle na port 0xdf hodnota 0x01 a na
port 0xde hodnota 0x00 (720kB DD).
MZF posilam v priloze. Muzete to prosim vyzkouset? Diky.
Michal
Dne 11.1.2012 16:59, Michal Hučík (sharpemupandora.cz) napsal(a):
Zobrazit citovaný text (15 řádků)
>
>
>
> Diky, to schema jsem nejak prehlednul.
>
> Pokusil jsem se tam poslat 0x00 a 0x01, coz jsou bity pouzivane v HD
> uprave a v obou pripadech to ten radic zahryzlo ... Bez schematu jsem
> nectel vic experimentovat.
>
> Kdyz se divam na schema, tak to vypada, ze bez upravy se pri zapisu na
> 0xfd pouziva 1. bit - zaslanim 0x00 se to hryzne a 0x02 je to
> kouzelne cislo, diky kteremu to opet nabehne! ;) Jeste mi nejde do
> hlavy jak to, ze nepomuze RESET... ale po tom uz dnes patrat nebudu.
>
> Michal