Mam tady tech pameti 6ks a vzhledem k tomu, jak jsou vstupy zavisle na
napajecim napeti jsou vhode k pouziti bud do aplikace, ktera bude bud
cela na 3.3V, nebo cela na 5V ... takze by se treba urcite hodily do
toho Radkova ramdisku postaveneho na 74xx logice... Radku mas zajem? :)
Jedna se o 6ks AS6C4008-55SIN s napajecim napetim 2.7 - 5.5V
Jinak pokud by si nekdo chtel udelat ramdisk s pouzitim CPLD, tak tady
mam VHDL modely standardniho ramdisku a Pezika, ktere jsem otestoval ve
svem FPGA Sharpu http://duna.ordoz.com/ramdisc/
Michal
Dne 13.9.2011 9:15, Vaclav Peroutka (sharpemupandora.cz) napsal(a):
Zobrazit citovaný text (17 řádků)
>
> A teď k tématu - přišli jsme s Michalem na jednu věc. SRAM má povolené
> Vihmax = Vcc+0,3V, takže kvůli Sharpu se bude muste napájet 5V. Jenže,
> některé typy pamětí (např. většina běžných AS6C4008 ) mají Vihmin =
> 0,7*Vcc - což ale je 3,5V a CPLD to nedá bez translátorů.
>
> Pak se prodávají např. BS62LV4006 a ty už mají TTL úrovně, takže by
> neměly mít problém co se týká Vihmin.
>
> To jen tak na okraj. Včera jsem večer začal malovat desku, snad ji
> budu mít do konce týdne. Prubnul jsem napsat i VHDL kód pro CPLD - a
> do XC9572 se vejde jak ovládání RAMDisku, tak IDE16. Což je dobrá
> zpráva pro ty, co chtějí experimentovat se zdrojáky NIPOSu.
>
> Vašek
>
> ---