Původní podoba příspěvku

Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).

<!-------------------------------------------------------------->
<table width="100%"><tr><td align="left" valign="middle"></td><td align=right valign="middle"></td></tr></table><BR><pre>Dobrý den,
6. ledna 2010, 9:43:08, napsal jste:
Ahoj msx nebezi na EP1C6 jako je v t-rexu ake az na EP1C12 ktera je v
msx one :-((.V t-rexu bezi pouze AMSTRAD :-( coz mne stve protoze tim
mi v nem nepujde asi ani Sord ktery je odrudou MSX do T-rexu nevejde
druhy procesor neboli Videoprocesor ktery je v Sordu.

Marcel Vasak


VP&gt; Ahoj v novem roce,

VP&gt; abych udelal pritrz spekulacim - i z me strany - jen tak pro
VP&gt; zajimavost jsem zkusil spustit syntezu T80 (coz je Z80 ve VHDL)
VP&gt; pro FPGA od Xilinx, Altera, Lattice. Zdrojak jsem vzal z nejake
VP&gt; verze 1chipMSX na googlecode. Podotykam, ze jsem nezkousel, jestli
VP&gt; je synteza spravne, navrh jsem nesimuloval.

VP&gt; Cilove obvody byly tyto:
VP&gt; Xilinx XC3S400A - ten je na Avnet desce, kterou ma David, Michal
VP&gt; nebo ja ( a mozna nekdo dalsi tady)
VP&gt; Altera EP1C6 - ktera je v T-Rexu a kde bezi MSX
VP&gt; Lattice LFE2-6E - coz je jedno z nejlevnejsich FPGA od tohoto vyrobce

VP&gt; Selected Device : 3s400aft256-5 
VP&gt;  Number of Slices:                     1024  out of   3584    28%  
VP&gt;  Number of Slice Flip Flops:            236  out of   7168     3%  
VP&gt;  Number of 4 input LUTs:               1987  out of   7168    27%  
VP&gt;     Number used as logic:              1923
VP&gt;     Number used as RAMs:                 64

VP&gt; Target Device:  LFE2-6ETQFP144
VP&gt; Target Speed:   5
VP&gt; Mapper:  ep5a00,  version:  ispLever_v72_SP2_Build (23)
VP&gt;    Number of registers:    331
VP&gt;       PFU registers:    299
VP&gt;       PIO registers:    32
VP&gt;    Number of SLICEs:          1144 out of  3024 (38%)
VP&gt;       SLICEs(logic/ROM):      1108 out of  2457 (45%)
VP&gt;       SLICEs(logic/ROM/RAM):    36 out of   567 (6%)
VP&gt;           As RAM:           36 out of   567 (6%)
VP&gt;           As Logic/ROM:      0 out of   567 (0%)
VP&gt;    Number of logic LUT4s:     1808
VP&gt;    Number of distributed RAM:  36 (72 LUT4s)
VP&gt;    Number of ripple logic:     48 (96 LUT4s)
VP&gt;    Number of shift registers:   0
VP&gt;    Total number of LUT4s:     1976

VP&gt; ; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
VP&gt; ; Top-level Entity Name ; T80a                                    ;
VP&gt; ; Family                ; Cyclone                                 ;
VP&gt; ; Device                ; EP1C6T144C6                             ;
VP&gt; ; Total logic elements  ; 2,281 / 5,980 ( 38 % )                  ;

VP&gt; Co se tyce velikosti logiky, prekvapil mne temer shodny pocet LUT
VP&gt; u Xilinxe a Lattice. Logicky prvek Altery asi nema takove
VP&gt; vlastnosti jako u ostatnich dvou vyrobcu, zase jich obvod obsahuje vice.

VP&gt; Vysledky zabraneho mista na FPGA vychazeji velmi podobne, do
VP&gt; Xilinxe se toho vejde o neco vice, jak se zda. Otazkou je, nakolik
VP&gt; muze byt tento vzorek (samotne Z80) reprezentativni. Ale pro
VP&gt; prvotni nastrel je to asi dostatecne.

VP&gt; Do Xilinxe SC3S50 se jadro Z80 ani neveslo - pokud by to nekdo zkousel.

VP&gt; Vasek

VP&gt; ---


-- 
S pozdravem,
 falcen99
 falcen99@[doména skryta]

</pre>