Zdravim,
vcera jsem nad tim prvnim schematem vysedaval docela dlouho a jak se zda, tak
zvitezil zadek nad myslenkou :) Za to se omlouvam a posilam opravenou verzi,
ktera uz je mnohem vic podobna puvodnimu zameru.
- count3 ma zdroj Clock/2 a pocita adresy pro zapis
- count4 ma zdroj Clock a pocita adresy cteni
- count5 je reverzni citac, ma zdroj z Clock, na konci zdrojoveho obrazoveho
radku (pri SharpHsync = 0) si tento counter nacte hodnotu z Count3, pri cteni /
odesilani pak pocita soucasne s Count4 a jakmile Count5 dojde k nule, tak posle
signal na VGA Hsync a vynuluje Count4, takze nasleduje opetovne cteni stejneho
radku, dalsi reset Count3 a VgaHsync nasleduje pri SharpHsync
Je dost pravdepodobne, ze jeste nemam uplne odladene hrany na tech citacich -
chci to cele jeste projit v analyzatoru s nejakymi testovacimi daty. Pokud je
vsak uvaha spravna, tak by tento scandoubler mel byt docela univerzalni a
nezavisly na zadnych konstantnich hodnotach Clock a Hsync.
Co myslite?
Michal
