Konference: Počítač SHARP MZ-800 a emulátory
| Od: | Petr Žydek |
| Datum: | 23.3.2006 07:44 |
| Předmět: | Funkční FDC s DP8473 - dokončení |
| Funkční FDC s DP8473 - dokončení: |
Pokud se někomu zdá, že nepíšu patřičně
akademicky a bez chaosu, berte na vědomí,
že to píšu po nocích a bývám unaven.
Proč jsou v testech I/O adresy F0-F7,
když to koliduje např. se zvukem?
V testech je mi jedno, že mi u toho
bzučí tón. Pravé PC má FDC na adresách
3F0-3F7. Stačí tedy ISA piny A8, A9
připojit trvale na "1" (např. odporem
2K2) a zápis na F2h nejen rozezní
repro, ale ještě roztočí mechaniku
(ISA řadič to vidí jako zápis na 3F2h).
PC má definován ještě sekundární adaptér
FDC na portech 370h-377h, přímo ho umí
jen řadiče s UM83xx (mají k tomu účelu
na desce jumper). Ostatní karty mívají
adresový dekodér tvořen obvodem 74LS30,
tedy natvrdo (aktivují chip selekt
řadiče při A9..A4=1, zároveň AEN=0).
Pro skutečný "Intel based" řadič v Sharpovi
se pak logicky nabízí porty 70h-77h,
jsou volné. Teoreticky by pak mohly
koexistovat dvě karty zároveň, jedna
s WD279x a druhá s např. DP8473V :-))))
Seká-li se čtení sektoru po Hw resetu
(výměně disket), vždy zabral zápis
na (3)F7h=02h - data rate 250kbit/s.
Asi to má co dělat s filtry pro separátor
dat, který je u DP8473 řešen univerzálně,
na PC kartách je asi výchozí režim HD,
tj. 500kbit/s (to se dá řešit doporučeným
zapojením RC sítě dle datasheetu,
v aplikaci se Sharpem se hodí 250kbit/s
trvale).
U řadičů s ostatními brouky se jedná
o jediné - dostat při rutině čtení sektoru
status s hodnotou F0h, jinak non DMA
režim ve správném slova smyslu neumí. Třeba
ty záhadné výchozí režimy u WD37C65,
ty mi vrtají hlavou.
Ohledně podpory SD/MMC - to je pro mě
novinka. Doufám, že to nehází do koše dlouhý
vývoj HDD/CF rozhraní, je to další
rozšíření možností Sharpa?
Zdeňku, je to SPI totéž, co sériové
rozhraní pro DIP8 EEPROMy 25xxx???
Nemám specifikaci těchto karet v PDF.
Jinak hardwarově bych to viděl podobně
jako u mého návrhu I2C pro RTC a scan
konvertor, bude stačit jedna I/O adresa,
jeden vícebitový registr a jeden vstupní
oddělovač (ovládání /CS, DI, DO, CLK, jako
u SPI EEPROM)?
To mě zajímá.
A když se moje ISA berlička povedla,
třeba bych mohl zkusit testnout
ISA síťovku s RJ45 - 10Mbit. Akorát bych
potřeboval nízkoúrovňový datasheet k hlavnímu
čipu např. od 3COM a detailnímu popisu
TCP/IP :-))))) Jako recese to stojí
za úvahu, co říkáte?
Petr de Zviqov
Ostatní příspěvky vlákna:
[2006/1 (19)] [2006/2 (19)] [2006/3 (34)] [2006/4 (8)] [2006/5 (14)] [2006/6 (2)] [2006/7 (3)] [2006/8 (20)] [2006/9 (3)] [2006/10 (3)] [2006/11 (2)] [2006/12 (55)]