Opravte mne jestli se pletu, ale samotny RAS k Refresh nestaci - musi byt aktivovany i adresni vodice, ktere u Z80 by byly jen A0-A7. Pokud by se aktivoval vnitrni citac refresh muselo by to byt CAS before RAS - takze vice logiky.
Dalsi co se mi na navrhu nelibi je zpusob adresace kazdy ze ctyr - 16k bloku ma vyhrazemo v pameti sve misto to znamena, ze neni mozne u tohoto navrhu namapovat jeden blok na dve mista napr jednou od 0 a podruhe od 8000h. Nebo pokud by byl napor na prvni blok 0-3FFFh tak tam lze pouzit na strankovani jen ctvrtinu celkove velikosti pameti.
Pri predelani na model s neomezenym mapovanim jsem v prvni chvili myslel ze staci zrusit vstup A14 a A15 do MUX SIMMu, ale po dukladnejsim pruzkumu jsem zjistil, ze nevim co by se stalo po resetu. Obsah strankovaci pameti neni definovan a tak by mohla taky nastat situace ze bude jedena stranka namapovana do vsech bloku. (vice logiky, nebo uprava ROM).
Zkusim to schema predelat a uvidime, na kolik to bude slozitejsi.
P.S. pamet 16x4 jsem v nabidkach obchodu nenasel a to ani 7489 ani novejsi, nicmene podle datasheetu asi porad existuji.