Re: Re: Re: Re: Re: Re: Re: Re: Re: Re: Re: Re: Tak už mi to funguje

ono to neni tak jednoduche ta klavesnice se skenuje v multiplexu takze ten jednocip musi pockat az ve na vistupnim portu a konkretnim bitu objevi nula a v tu chnili musi pripolit podle tabulky na vystupni port na konkretni bit nulu jakmile dojde ke zmene na vystupnim portu tak musi dojit k zhozeni nuli na vstupnim portu jinak obsluzna rutina na osmitu skonci hvaziji z duvodu stiskich vice klaves a ono tam moc casu hlavne na sepnuti asi nebude hlavne pokut tam budou zasebou instrukce OUT, IN v pripade SAPI  bude o trosku volnejsi protoze se to adesuje jako pamet pomoci instrukci STA,  LDA  pokut to budou za sebou instrukce OUT IN tak kazda trva 10 strojovich ciklu takze na ripdavu je 10 strojovich ciklu pri kritalu 18MHz trva jeden stojovy ciklus 500us co pri 10 strojovich ciklech dela 5ns, instrukce STA, LDA trva kazda 13 strojovich ciklu takze na to mas 6.5ns coz nevim jak budes bezproblemove stihat a jeste mezi tim obsluhovat PeCkovou klavesnici jedine bi se to dalo bezproblemove sthat s jdnocipem kterej za tech 5ns udela tak 10 instukci tak pak snad bi se to dalo udelat

CMOS obvody nemam moc rat protoze se na ne clovak skarede podiva a on zmeni stav na vstupu a stema ledkama se u TTL (standart) nubec neseru a na kontaktnim poli je tam rvu do zeme rovnou bez odporu a ono to veslele vunguje dal pokut je takto narvu do plusu tak je zachvili spalim

pouzit analogove slinaci pole pokut snese proud jednotek mA tak snad jo ale kde ho vzit dnesni viber soucastek aspon v logice je dost mizernej. hradlo stoji par korun a bude dostupne i za nekolik let a v te matici ti staci jeden smer prenosu popripade se muze pouzit hradlove pole mozna bi se to dalo poskladat i s tranzistotu