Přejít na obsah
ARCHIVEKArchiv e-mailových konferencí o 8bitových počítačích Archiv Pandory 1999 až 2013

Původní podoba příspěvku

David Luftner Zpět na příspěvek

Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).

<!-------------------------------------------------------------->
<table width="100%"><tr><td align="left" valign="middle"><B>Casovani DRAM:</B></td><td align=right valign="middle"></td></tr></table><BR><pre>Jeste jednou jsem to dal na logicky analyzator. Je nejaka chytra hlava co se na 
<img src="BODY_IMAGES_WRAP_GIF">to jukne?

1) Test cteni z RAM
V paticich nejsou EPROMky, RAMky (krome D0) a 8255. PC4 a PC5 jsou uzemene.
Cyklus bez wait stavu je podle me OK.
http://www.8bit.8u.cz/Files/pmd/read-no-wait.png
V cyklu s wait stavem je jedno nepredvidatelne cteni z pameti - to ale asi
<img src="BODY_IMAGES_WRAP_GIF">nevadi
http://www.8bit.8u.cz/Files/pmd/read-wait.png

2) Test zapisu
V paticich nejsou EPROMky, RAMky a 8255. DBUS ma odpory na Vcc (instrukce RST7).
<img src="BODY_IMAGES_WRAP_GIF">PC4 a PC5 jsou uzemene.
Cyklus bez wait stavu je podle me OK.
http://www.8bit.8u.cz/Files/pmd/write-no-wait.png
V cyklus s wait stavem je jeden chybny pokus o zapis, ktery se asi provede.
http://www.8bit.8u.cz/Files/pmd/write-wait.png
</pre>