Ahoj,
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
Krásný den
Martin
Ahoj,
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
Krásný den
Martin
_______________________________________________ SharpMZ mailing list SharpMZmail.ordoz.com http://mail.ordoz.com/mailman/listinfo/sharpmz
To zní dobře. Dá se to z Tebe vydyndat nebo někde stáhnout? Docela rád bych na to kouknul, případně zkusil ohnout pro ZX Uno. Nexys 3 mám, otázka zní, jak s tím oscilátorem. Vyrobit ta frekvence nešla?
Martin
From: sharpmz-bouncesmail.ordoz.com [mailto:sharpmz-bouncesmail.ordoz.com]
On Behalf Of Michal Hucik - ORDOZ
Sent: Thursday, April 21, 2016 4:47 PM
To: sharpmzmail.ordoz.com
Subject: Re: [SharpMZ] MZ FPGA
Ahoj,
ja jsem pred lety napsal komplet Sharpa ve VHDL pro desku Nexys2 a pak jsem to tusim portoval i na Nexys3 ... Mam pocit, ze jsem to i ukazoval na nejakem ByteFestu.... cca 4 roky zpatky?
Z pohledu dnesnich zkusenosti, ktere jsem ziskal pri ladeni emulatoru vim, ze jsem tam mel par veci spatne ... Kdybych to delal dnes, tak asi uz pouziju nejaky virtualizovany procesor, do ktereho bych nacpal svuj stavajici emu napsany v cecku.
Mel jsem v tom kodu i emulator FDC - prepsany z unikarty do VHDL stavoveho stroje. Ovsem FD image se musely nahravat do RAM ... Pouzil jsem naprgany oscilator s presnou frq Sharpa.
Michal
Dne 21.4.2016 v 15:23 Martin Lukasek napsal(a):
Ahoj,
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
Krásný den
Martin
_______________________________________________SharpMZ mailing listSharpMZmail.ordoz.comhttp://mail.ordoz.com/mailman/listinfo/sharpmz
To zní dobře. Dá se to z Tebe vydyndat nebo někde stáhnout? Docela rád bych na to kouknul, případně zkusil ohnout pro ZX Uno. Nexys 3 mám, otázka zní, jak s tím oscilátorem. Vyrobit ta frekvence nešla?
Martin
From: sharpmz-bouncesmail.ordoz.com [mailto:sharpmz-bouncesmail.ordoz.com] On Behalf Of Michal Hucik - ORDOZ
Sent: Thursday, April 21, 2016 4:47 PM
To: sharpmzmail.ordoz.com
Subject: Re: [SharpMZ] MZ FPGA
Ahoj,
ja jsem pred lety napsal komplet Sharpa ve VHDL pro desku Nexys2 a pak jsem to tusim portoval i na Nexys3 ... Mam pocit, ze jsem to i ukazoval na nejakem ByteFestu.... cca 4 roky zpatky?
Z pohledu dnesnich zkusenosti, ktere jsem ziskal pri ladeni emulatoru vim, ze jsem tam mel par veci spatne ... Kdybych to delal dnes, tak asi uz pouziju nejaky virtualizovany procesor, do ktereho bych nacpal svuj stavajici emu napsany v cecku.
Mel jsem v tom kodu i emulator FDC - prepsany z unikarty do VHDL stavoveho stroje. Ovsem FD image se musely nahravat do RAM ... Pouzil jsem naprgany oscilator s presnou frq Sharpa.
Michal
Dne 21.4.2016 v 15:23 Martin Lukasek napsal(a):Ahoj,
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
Krásný den
Martin
_______________________________________________SharpMZ mailing listSharpMZmail.ordoz.comhttp://mail.ordoz.com/mailman/listinfo/sharpmz
_______________________________________________ SharpMZ mailing list SharpMZmail.ordoz.com http://mail.ordoz.com/mailman/listinfo/sharpmz
Ahoj,
ja jsem pred lety napsal komplet Sharpa ve VHDL pro desku Nexys2 a pak jsem to tusim portoval i na Nexys3 ... Mam pocit, ze jsem to i ukazoval na nejakem ByteFestu.... cca 4 roky zpatky?
Z pohledu dnesnich zkusenosti, ktere jsem ziskal pri ladeni emulatoru vim, ze jsem tam mel par veci spatne ... Kdybych to delal dnes, tak asi uz pouziju nejaky virtualizovany procesor, do ktereho bych nacpal svuj stavajici emu napsany v cecku.
Mel jsem v tom kodu i emulator FDC - prepsany z unikarty do VHDL stavoveho stroje. Ovsem FD image se musely nahravat do RAM ... Pouzil jsem naprgany oscilator s presnou frq Sharpa.
Michal
Dne 21.4.2016 v 15:23 Martin Lukasek napsal(a):
Ahoj,
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
Krásný den
Martin
_______________________________________________ SharpMZ mailing list SharpMZmail.ordoz.com http://mail.ordoz.com/mailman/listinfo/sharpmz
_______________________________________________ SharpMZ mailing list SharpMZmail.ordoz.com http://mail.ordoz.com/mailman/listinfo/sharpmz
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
_______________________________________________
Mimochodem, kdyz uz pises o tom GDG ... Obavam se, ze vse co se o nem dalo neinvazivnima metodama zjist uz +/- vime. Dost toho bohuzel nevime: napr. kdysi jsem se tu snazil trochu poodhalit jak tam presne funguje ten WAIT, ktery to posila v MZ-700 rezimu. Mel jsem log analyzer napichnuty do VRAM, ale z toho co se mi podarilo z CPU do GDG poslat jsem zjistil asi tolik, kolik toho clovek zjisti o podvodnim zivote tak, ze bude hazet granaty do rybnika... Stejne tak tajemny je HBLN, ktery neni vyvedeny ven z GDG a jeho stav lze zjistit jen pres status. Podobne je to se signaly VSYNC a HSYNC - ty, ktere vidime na status registru totiz zarucene nejsou shodne s temi, ktere jsou zmeritelne na video vystupu...
Veskere emulatory GDG jsou pouze simulatorem odpozorovanych vnejsich funkci - ono taky proc by dnes nekdo napr. psal emulaci, ci VHDL model tak, ze by uvazoval o praci s DRAM, ktera vyzaduje specificke casovani operaci - je naznaceno v SM-800...
Bylo by mozna fajn nejake GDG vypajet ven z desky a potrapit nejakymi laboratornimi testy. Pripadne pro otrlejsi - rozleptat obal a nafotit pod mikroskopem? :) Ja napr. vim o jednom Vaskovi, ktery ma v praci v prizemi laborator s moc fajn mikroskopem :) Slo by takhle v dnesni dobe reverzne zjistit co ten brouk presne dela?
Michal
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
SharpMZ mailing list
SharpMZmail.ordoz.com
http://mail.ordoz.com/mailman/listinfo/sharpmz
Ahoj,
tak jsem na to konecne koukl, diky moc. Je to teda na mne celkem slozite a vypada to, ze tam mas naimplementovanych docela dost veci. Jen ten projekt je pro Nexys2, myslis, ze nenajdes ten pro Nexys3? Lepe by se mi odrazelo, nez to prekopavat.
Hezky vecer
Martin
From: sharpmz-bouncesmail.ordoz.com [mailto:sharpmz-bouncesmail.ordoz.com]
On Behalf Of Michal Hucik - ORDOZ
Sent: Thursday, April 21, 2016 5:56 PM
To: sharpmzmail.ordoz.com
Subject: Re: [SharpMZ] MZ FPGA
Tak jsem nasel na nekolika svych discich cca 30 ruznych instanci tohoto projektu, z nihz nektere maji jako pridomek v nazvu adresare a nejake to sproste slovo :) Diky tomu jak jsem to ruzne migroval z disku na disk uz ani nejde poznat zadna casova posloupnost.
Delal jsem s tim obrovske more experimentu a mlhave si vybavuju, ze jsem i zapasil s nejakou ducharinou, ktera tusim souvisela s loadem pro Nexys2 pres USB - pak jsem to resil Xlinkem. Momentalne nemam na PC nainstalovano ani ISE a do jednotlivych RTL jsem
ted taky nelezl, takze je klidne mozne, ze to co jsem nasel dela uplne neco jineho, nez by se od Sharpa dalo ocekavat. Tady jsem zarchivoval uplne komplet adresar, ktery se tvaril jako posledni ve kterem jsem asi neco delal - mozna tam jsou i nejake simulace,
mozna je tam plno nesmyslu - mozna nejake experimenty s pameti, USB, nejake demo - ja ted fakt nevim.
Rad bych rekl, ze to cele prolezu, najdu to nejnovejsi, opravim a poladim, ale obavam se, ze by to tu viselo dal az do soudneho dne.
http://duna.ordoz.com/vhdl_sharp_pro_martina/
Na nexys3 jsem mel asi nejake problemy s attenuatorem v PSG - je tam TODO.txt ve kterem jsem si ulozil jak si o tom povidam s Vaskem pres icq - asi jsme se tehdy dobrali k necemu co mi prislo podstatne si zapamatovat :)
Jinak ten vlastni oscilator jsem mel asi jen na Nexys2. Ta frq se da vydelit z toho co tam maji nativne, ale nevychazi to uplne presne. Se na to podivej. Kdyz tak si treba stahnu ISE a muzeme nad tim splknout po telefonu.
Michal
Dne 21.4.2016 v 17:01 Martin Lukasek napsal(a):
To zní dobře. Dá se to z Tebe vydyndat nebo někde stáhnout? Docela rád bych na to kouknul, případně zkusil ohnout pro ZX Uno. Nexys 3 mám, otázka zní, jak s tím oscilátorem. Vyrobit ta frekvence nešla?
Martin
From: sharpmz-bouncesmail.ordoz.com [mailto:sharpmz-bouncesmail.ordoz.com] On Behalf Of Michal Hucik - ORDOZ
Sent: Thursday, April 21, 2016 4:47 PM
To: sharpmzmail.ordoz.com
Subject: Re: [SharpMZ] MZ FPGA
Ahoj,
ja jsem pred lety napsal komplet Sharpa ve VHDL pro desku Nexys2 a pak jsem to tusim portoval i na Nexys3 ... Mam pocit, ze jsem to i ukazoval na nejakem ByteFestu.... cca 4 roky zpatky?
Z pohledu dnesnich zkusenosti, ktere jsem ziskal pri ladeni emulatoru vim, ze jsem tam mel par veci spatne ... Kdybych to delal dnes, tak asi uz pouziju nejaky virtualizovany procesor, do ktereho bych nacpal svuj stavajici emu napsany v cecku.
Mel jsem v tom kodu i emulator FDC - prepsany z unikarty do VHDL stavoveho stroje. Ovsem FD image se musely nahravat do RAM ... Pouzil jsem naprgany oscilator s presnou frq Sharpa.
Michal
Dne 21.4.2016 v 15:23 Martin Lukasek napsal(a):Ahoj,
podařilo se někomu nějak pokročit s Sharpem v FPGA (VHDL, Verilog)? Je vůbec něco takového? Na netu jsem našel jen pár nesmělých náznaků, ale žádnou implementaci celého počítače ne. Pro různé FPGA desky už existují kdejaká jádra simulující už i počítače bez CPU ;-), ale žádné MZ, což mi přijde škoda. Navíc by se z toho mohla potencionálně vyvinout i náhrada GDG, byť je zatím Sharpů dost ;-) a GDG moc neumírají, ale mám strach, že jednou umírat začnou.
Krásný den
Martin
_______________________________________________SharpMZ mailing listSharpMZmail.ordoz.comhttp://mail.ordoz.com/mailman/listinfo/sharpmz
_______________________________________________SharpMZ mailing listSharpMZmail.ordoz.comhttp://mail.ordoz.com/mailman/listinfo/sharpmz
Ahoj,
tak jsem na to konecne koukl, diky moc. Je to teda na mne celkem slozite a vypada to, ze tam mas naimplementovanych docela dost veci. Jen ten projekt je pro Nexys2, myslis, ze nenajdes ten pro Nexys3? Lepe by se mi odrazelo, nez to prekopavat.
Hezky vecer
Martin
Ahoj,
no, tomu postupu, co zminujes v posledni vete jsem se chtel pro zacatek vyhnout. Ono je jasne, ze to je nejlepsi, aspon se v tom clovek vyzna, ale rikal jsem si, jestli by se nedalo odpichnout od neceho, co jde prelozit ;-) protoze jinak to je DESNE prace.
PS/2 klavesnici pripojim k Nexys3 v pohode pres PMod. Je pravda, ze je tam na desce USB host PIC pro klavensici a mys, co to konvertuje na PS/2, ale neda se pripojit soucasne oboje a zatim jsem to ani nezkousel. Obecne USB bych se prozatim rad vyhnul, je to slozity jak svina.
Hodiny se daji nagenerovat 35.455 MHz pro scandoubler, z toho pak 17.727 MHz pro GDG a 3.5454 MHz pro Sharp. Je to chyba asi 0,04%, myslim, ze by to nemuselo vadit s ohledem na to, ze na Sharpovi stejne nemame zadne dema, co vyzaduji naprosto presne casovani. Pak by se toh holt muselo resit externim oscilatorem.
ROM neni problem, ta se v pohode da strcit dovnitr toho XC6SLX16 i s obrazovou RAM.
Blby je, ze VHDL se ucim za pochodu, takze se dost zasekavam ;-)
Krasny den
Martin
From: sharpmz-bouncesmail.ordoz.com [mailto:sharpmz-bouncesmail.ordoz.com]
On Behalf Of Michal Hucik - ORDOZ
Sent: Sunday, April 24, 2016 10:12 AM
To: sharpmzmail.ordoz.com
Subject: Re: [SharpMZ] MZ FPGA
Ahoj,
ono to asi pro nekoho jineho, nez pro mne nebude moc prehledne a asi to nemam ani nijak dobre okomentovane.
Pokud jsem do toho archivu zabalil skutecne posledni verzi, tak by v tom mel byt kompletni MZ-800 vyjma emulace kazetofonu. Krom standardnich periferii jsem tam experimentoval i s pripojenim compact flash, pak s nejakym zarizenim, ktere umoznovalo obsluhu USB
storage a s jednim svym planovanym projektem - video extenderem: jde o pripojeni desticky, ktera se pripichne krom sbernice take do RGBI mezi zakladni desku a generator obrazoveho signalu Sharpa (pripadne pred scandoubler). Melo by to pak umet vkladat kamkoliv
do obrazu ruzne sprity, ktere by mely predem nadefinovane ruzne kolizni vlatnosti. Programator by je pak obsluhoval pres IORQ a pripadne pres WRITE ONLY MEMORY, ktera nam zustala jako dedictvi po MZ-700 extROM.
Pro generovani zvuku jsem si vyrobil malou desticku s D/A prevodnikem CS4344 se kterym FPGA komunikuje pomoci I2S.
Rozdil mezi Nexys2 a Nexys3 nebude az tak vyrazny. Obe desky se mi sice uz hodne dlouho povaluji nekde na dne skrine, ale z toho co si vybavuju, tak pri konverzi z jednoho kitu na druhy jsem asi musel resit:
- uz zminene hodiny: daji se vyrobit internim DCM, coz pak ma o kousek jinou frq, nez je nativni Sharp
- klavesnice: Nexys2 je FPGA pripojeno primo k PS2, zatim co Nexys3 na to ma nejaky externi USB driver
ROM neni soucasti kodu a musi se nejprve nahrat na zacatek paralelni flash.
Generovani obrazu: nevim, zda jsi nekdy videl muj prvni FPGA scandoubler, ktery jsem na nejakem ByteFestu pripojoval ke svemu Sharpu. Jedna se o vynasobeni obrazu jen v ramci jednoho radku, coz generuje velice presnou kopii skutecneho obrazu s minimalnimi naroky
na pamet, nicmene ten VGA vystup bezi na presnem dvojnasobku puvodniho pixelclocku, coz je docela pitoma frequence a nevim, zda s tim dnesni bezne LCD nebudou mit problem.
T80 - oficialni verze, kterou jsem pouzil mela nekolik chyb v casovani a v emulaci nekterych instrukci. Vetsinu z nich jsem opravil, nicmene zustala tam nejaka chyba s nastavenim flagu u nejake undocumented instrukce (asi nejake CPI) - i kdyz se jednalo o prkotinu,
tak mi prislo, ze jeji oprava by vyzadovala mnohem zasadnejsi zmenu celeho T80 kodu.
Jeste jedna vec bude asi problem: kdyz jsem ten svuj model vyvijel, tak jsem to delal v nejake cracknute verzi ISE 13.2 - uz ani nevim proc, asi proto, ze tam byl nejaky simulacni modul, nebo logicky analyzer, ktery v te dobe nebyl ve free verzi k dispozici.
Za tu dobu co jsem si hral s VHDL jsem odpozoroval, ze s upgradem vyvojoveho prostredi mi casto prestal fungovat cely model, nebo jej proste neslo sestavit a bylo pak potreba jej nejak upravit - nejcasteji slo o distribuci hodinovych signalu. To muze byt samozrejme
zpusobeno i tim, jak amatersky to mam v tom VHDL vymodelovane. Ted se divam, ze uz je k dispozici ISE 14.7 a verim, ze cesta k uspesne vygenerovane binarce bude velmi trnita...
Pokud bych se rozhodnul pro vytvoreni FPGA Sharpa dnes, tak bych asi nejprve vymodeloval nejaky samostatny generator obrazu. Pak bych stahnul nejake virtual CPU a do nej nakompiloval jadro ze stavajiciho PC emulatoru Sharpa.
Michal
Dne 24.4.2016 v 1:53 Martin Lukasek napsal(a):
Ahoj,
tak jsem na to konecne koukl, diky moc. Je to teda na mne celkem slozite a vypada to, ze tam mas naimplementovanych docela dost veci. Jen ten projekt je pro Nexys2, myslis, ze nenajdes ten pro Nexys3? Lepe by se mi odrazelo, nez to prekopavat.
Hezky vecer
Martin
Ahoj,
no, tomu postupu, co zminujes v posledni vete jsem se chtel pro zacatek vyhnout. Ono je jasne, ze to je nejlepsi, aspon se v tom clovek vyzna, ale rikal jsem si, jestli by se nedalo odpichnout od neceho, co jde prelozit ;-) protoze jinak to je DESNE prace.
PS/2 klavesnici pripojim k Nexys3 v pohode pres PMod. Je pravda, ze je tam na desce USB host PIC pro klavensici a mys, co to konvertuje na PS/2, ale neda se pripojit soucasne oboje a zatim jsem to ani nezkousel. Obecne USB bych se prozatim rad vyhnul, je to slozity jak svina.
Hodiny se daji nagenerovat 35.455 MHz pro scandoubler, z toho pak 17.727 MHz pro GDG a 3.5454 MHz pro Sharp. Je to chyba asi 0,04%, myslim, ze by to nemuselo vadit s ohledem na to, ze na Sharpovi stejne nemame zadne dema, co vyzaduji naprosto presne casovani. Pak by se toh holt muselo resit externim oscilatorem.
ROM neni problem, ta se v pohode da strcit dovnitr toho XC6SLX16 i s obrazovou RAM.
Blby je, ze VHDL se ucim za pochodu, takze se dost zasekavam ;-)
Krasny den
Martin
Martin pise: "Hodiny se daji nagenerovat 35.455 MHz pro scandoubler, z toho pak 17.727 MHz pro GDG a 3.5454 MHz pro Sharp. Je to chyba asi 0,04%, myslim, ze by to nemuselo vadit s ohledem na to, ze na Sharpovi stejne nemame zadne dema, co vyzaduji naprosto presne casovani. Pak by se toh holt muselo resit externim oscilatorem." Jak je v tvem prikladu nastaveno DFS pro frekvenci 35,455 MHz? Martine presna frekvence oscilatoru v Sharp MZ800 je podle technickeho manualu 17734475 Hz. 17734475=64489*11*5*5. Ja bych pro 50 MHz krystal pouzil 50 MHz*72/203=17733990 Hz. Coz je rozdil jen 485 Hz. Chtelo by to odzkouset zda to jde udelat. Pripadne bych zvazil zda nepouzit frekvenci 17721600=142*312*50*8 (DFS nastaveno 50 MHz*28/79) - take se to da pekne rozlozit na prvocislo 2 × 2 × 2 × 2 × 2 × 2 × 2 × 2 × 3 × 5 × 5 × 13 × 71. Uvnitr FPGA by tak mohla byt frekvence 16 vetsi a to nejakych 284 MHz. Pritom na jeden Z80 takt by bylo 80 vnitrnich taktu uvnitr FPGA. Radek
Abych se priznal, vubec jsem nemudroval, jak to vydelit ;-) Pustil jsem si IP core generator, rekl mu, ze mam 100 MHz Spartan-6 a on mi nabidl tohle, jako nejblizsi vhodnou variantu. Btw. 50 MHz je na ZX Uno, ale Nexys 3 ma 100 MHz oscilator. Martin
-----Original Message----- From: sharpmz-bouncesmail.ordoz.com [mailto:sharpmz-bouncesmail.ordoz.com] On Behalf Of Radek Suk Sent: Sunday, April 24, 2016 11:06 PM To: Počítače SHARP MZ a jejich emulátory <sharpmzmail.ordoz.com> Subject: Re: [SharpMZ] MZ FPGA Martin pise: "Hodiny se daji nagenerovat 35.455 MHz pro scandoubler, z toho pak 17.727 MHz pro GDG a 3.5454 MHz pro Sharp. Je to chyba asi 0,04%, myslim, ze by to nemuselo vadit s ohledem na to, ze na Sharpovi stejne nemame zadne dema, co vyzaduji naprosto presne casovani. Pak by se toh holt muselo resit externim oscilatorem." Jak je v tvem prikladu nastaveno DFS pro frekvenci 35,455 MHz? Martine presna frekvence oscilatoru v Sharp MZ800 je podle technickeho manualu 17734475 Hz. 17734475=64489*11*5*5. Ja bych pro 50 MHz krystal pouzil 50 MHz*72/203=17733990 Hz. Coz je rozdil jen 485 Hz. Chtelo by to odzkouset zda to jde udelat. Pripadne bych zvazil zda nepouzit frekvenci 17721600=142*312*50*8 (DFS nastaveno 50 MHz*28/79) - take se to da pekne rozlozit na prvocislo 2 × 2 × 2 × 2 × 2 × 2 × 2 × 2 × 3 × 5 × 5 × 13 × 71. Uvnitr FPGA by tak mohla byt frekvence 16 vetsi a to nejakych 284 MHz. Pritom na jeden Z80 takt by bylo 80 vnitrnich taktu uvnitr FPGA. Radek _______________________________________________ SharpMZ mailing list SharpMZmail.ordoz.com http://mail.ordoz.com/mailman/listinfo/sharpmz