Konference: Počítač SHARP MZ-800 a emulátory

Od: Radek Suk
Datum: 12.10.2012 14:10
Předmět: Re: Ještě doplnění k WD279x, pa ralelní provoz čipů na D0..D7 

Ahoj Petre

Urcite jsem pro diskusi ohledne zatizeni sbernice a to jak vnitrni tak 
vnejsi T9. Mas pravdu ze jak Z80 tak WD2791 maji podobna zatizeni vyvodu 
D0-7. Z80 ma 1,8mA a WD2791 ma cca 1,6mA.
To ze na vnitrni sbernici muzes pripojit tolik zarizeni je jen pro to, 
ze rada z nich jsou CMOS obvody a ty maji zatizeni Ivst(0) jen 10uA a 
tak jich muzes pripojit celou radu, u nich neni problem ani tak proud, 
jako parazitni kapacita. Bohuzel to neplati o obvodech 74LS. Ty maji 
"oficialne" Ivst(0) cca 0,4mA (info napr. 
http://telefon.unas.cz/e/zaklad2.htm), nutno rici ze rada realnych 
obvodu treba 74Ls245 maji Ivst(0) max 0,2mA. Problem je ze 74LS74 ma 
0,4mA a tech jsou v beznem FDD radici dva a v Lucky jsou dokonce ctyri a 
tim padem to jiz bez posilovace nemuze spravne nefungovat. Samozrejme se 
muze rici at si tam dat stavitel HCT a je vse vyreseno. Bez posilovace 
jako je treba 74LS245 pak majitel Sharpa musi zjistit realne zatizeni na 
sbernici T9 a podle toho muze nebo nemuze pripojit nejake zarizeni. Kdyz 
nekdo pouzije 2x74LS74 a jeste se k tomu pripocita 1x74LS245 tak uz 
nebude prilis velka rezerva pro druhou kartu. Samozrejme tam muze 
konstrukter pouzit HCT a pak neni problem ale kdyz nekdo pouzije 74LS 
tak uz muze zacit byt problem.


Muj nazor je zajistit na sbernici T9 min proud 4mA aby tam byl zajisteny 
logicky zisk 10 pro 74LS. Proto jsem stale pro integrovani budice na 
FDD. Kdo ho nechce tak si tam muze dat dratky misto 74LS245. Soucasne 
rikam ze budic za urcitych okolnosti neni potreba ale toto reseni neni 
pro bezneho Sharpistu - ne si kazdy umi spocitat zatizeni sbernice.



Ted trosku z jineho soudku. Dobra zprava je ze Martin Lukasek ma 
rozchozenou desku MZ-1E24 RS232 a vse je funkcni. Ted to budou stavet i 
ostatni a ja asi v nedeli. Takze dalsi replika je za nami. Soucasne se 
rozjizdi diskuse ohledne RS232 na Sharpovi a na CP/M. Osobne jsem o tom 
diskutovat zde na Pandore nez soukrome. Myslim ze je to zajimave tema. 
Verim ze Martin da postrehy na svoji stranku.

Take se pripravuje dokonceni originalniho radice FDD MZ-1E05. Martin si 
dal tu praci a cele to prekreslil. Desky ani nenabizim, vypadalo to ze o 
to nebude zajem coz by se dalo predpokladat :-) ale uz se to vse 
udano. Je pet zajemncu o stavbu. Kazdopadne kdo by to chtel take stavet 
tak at se ozve. Mozna nekomu bude nakonec stacit jedna karta nebo 
vyrobce udela vice desek jako minule.

Takze jak vidite porad se neco deje a to je dobre.

Radek


Dne 12.10.2012 0:02, Petr Žydek (sharpemu tu byla ta zakroucena vec pandora.cz) napsal(a):
>
> [3] Přehlédl jsem text na straně 1-92 (druhá strana manuálu v .pdf) - jde
 o popis vývodů:
> CLK: This input requires a free-running 50% duty cycle square wave clock for
internal timing reference, 2 MHz +/- 1% for 8" drives, 1 MHz +/- 1% for
mini-floppies.
> Tady je to napsáno úplně jasně.
>
> [4a] Koexistence více obvodů na D0..D7, to je celkem zajímavý námět k
diskusi. Dovolím si ocitovat z Mikrobáze 4/1988, článek "Sharp", ing. Martin
Váňa:
> "Datová sběrnice je vnitřně rozváděna bez posílení, na konektory pro
rozšíření systému je ale přivedena přes obousměrný oddělovač typu
74LS245."
>
> Tak čím vším je tedy Zilog při zápisu na D0..D7 zatížen?
>
> - 74LS245 na zákl. desce (i toto je v onom případě "spotřebič")
> - PIO
> - 8255
> - 8253
> - zvukový obvod Texas (zatěžuje stále?)
> - GDG
> - hlavní paměť (dá se brát jako jeden celek)
>
> - 2x LS365 (pro čtení z joysticků) - výstupní zařízení, můžeme
zanedbat
> - EPROM - výstupní zařízení, můžeme zanedbat
>
> EPROM a budiče joysticků jsou aktivní jen při čtení.
>
> Je toho celkem dost, že? A myslím si, že totéž musí vydržet i WD279x,
např. provoz s kartou v druhém slotu, kde by bylo SIO a IDE16 pohromadě
(teoretický příklad).
>
> Zkusil jsem otestovat WD2791 v roli zatěžovatele D0..D7, odebral jsem PROM a
MHB8287, Chip Select WDčka byl HIGH):
> - napětí na datových vodičích bylo 0,3V (sonda neukázala LOW, spíš
stav "open pin")
> - proud ampérmetrem připojeným mezi DAL0 a tvrdých +5V ->  0 mikroamp.
> - proud ampérmetrem připojeným mezi DAL0 a GND ->  cca 3 mikroamp.
>
> Test obvodu 74LS243 "na stole" (zapojen jednosměrně, výstupy bez zátěže,
Ucc 5,24V):
> - odběr 30mA
> - napětí na nezapojeném vstupu (na výstupu) ->  2,17V (4,50V - HIGH)
> - napětí na vstupu připojenému ke GND (na výstupu) ->  0V (0,11V - LOW)
> - napětí na vstupu připojenému k +5V (na výstupu) ->  5,24V (4,40V -
HIGH)
> - proud ampérmetrem připojeným mezi vstup a tvrdých +5V ->  0 mikroamp.
> - proud ampérmetrem připojeným mezi vstup a GND ->  70 mikroamp.
>
> Podle mě je to víc než přijatelné. Pokud by např. v druhém slotu bylo
SIO (a další periferie připojená přes LS243), nevidím důvod, proč by byl
pasivní WD2791 v prvním slotu příčinou k přetěžování SIA, pokud by
vysílalo data při IN A, ("port SIO"). Stejně tak naopak.
>
> ---
>
>

Ostatní příspěvky vlákna:

 
[2012/1 (125)] [2012/2 (34)] [2012/3 (57)] [2012/4 (46)] [2012/5 (40)] [2012/6 (44)] [2012/7 (64)] [2012/8 (57)] [2012/9 (32)] [2012/10 (55)] [2012/11 (25)] [2012/12 (63)]

[1999 (1)] [2000 (168)] [2001 (733)] [2002 (459)] [2003 (654)] [2004 (224)] [2005 (105)] [2006 (182)] [2007 (201)] [2008 (294)] [2009 (363)] [2010 (782)] [2011 (522)] [2012 (642)] [2013 (442)]