Původní podoba příspěvku
Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).
<!--------------------------------------------------------------> <table width="100%"><tr><td align="left" valign="middle"><B>Re: Re: radic s WD2791:</B></td><td align=right valign="middle"></td></tr></table><BR><pre>[3] Tento můj dokument: http://absolvent-zahori84.wz.cz/sharp/WD279x.pdf je asi totožný s tím, co uvádíš. Strana 1-117 (číslování dle dokumentu, ne dle .PDFka): The CLK line should be 2 MHz (8" drive) or 1MHz (5 1/4" drive) with 50% duty cycle. Accuracy should be + 1% (crystal source) since all internal timing, including stepping rates, are based upon this clock, or a single 2 MHz CLK on WD2791 and WD2793 since ENMF line will internally divide CLK. To 1% představuje odchylku od frekvence CLK. Já to čtu z kontextu takto: The CLK line should be... Accuracy should be... Obě věty začínají podobně a první se týká CLK, tak ta procenta snad <img src="BODY_IMAGES_WRAP_GIF"> taky, ne? Strana 1-113: SYMBOL; CHARACTERISTIC; MIN.; TYP.; MAX.; UNITS Tcd1; Clock Duty (low); 230; 250; 20000; nsec Tcd2; Clock Duty (high); 230; 250; 20000; nsec Údaje platí pro frekvenci 2MHz => perioda je 500ns je-li CLK (low) na dovoleném minimu => 230/500 =0,46 je-li CLK (high) na dovoleném minimu => 270/500 =0,54 TTL vs. GAL vs. PROM Osobně je mi to jedno, ať se vyjádří zájemci "o nějaký FDC"!!! Kdybych <img src="BODY_IMAGES_WRAP_GIF">neměl hotovou frézovanou verzi floppy, stavěl bych si nevyčuhující verzi <img src="BODY_IMAGES_WRAP_GIF">"lite" s PROMkou. Už jsem to psal - nemám 8" (ani diskety, ani mechaniky, <img src="BODY_IMAGES_WRAP_GIF">takových lidí bude tak pět ze sta), nemám Lamače 1.4 HD (těch bude víc, <img src="BODY_IMAGES_WRAP_GIF">ale netuším kolik). Objektivní srovnání: obvody TTL [+] poměrně levné [+] dostupné [+] netřeba programovat [+] blbuvzdorné [-] zabírají značné místo [-] pro příznivce PLD nemoderní (moc "brouků" v HW) jednoduché PLD (GAL16xxx) [+] zabírá málo místa [+] jednoduché obvodové řešení [+] snadná realizace logiky i pro HD rozšíření [-] dražší [-] žravější (mimo dražší variantu Quarter Power) [-] citlivější [-] obsah je garantován jen na řádově 20 let [-] nutnost programovat PROM 74S287 (N82S129) [+] zabírá málo místa [+] jednoduché obvodové řešení [+] levné [+] (zatím) dostupné [+] trvanlivý obsah [-] nestačí ke snadné realizaci logiky pro HD rozšíření [-] žravější (srovnatelné se standardním GALxxxxx) [-] nutnost programovat [4] Samozřejmě, že do horního slotu. Raději nevyčuhující. [4a] Zaexperimentuju s pasivním WD2791 s vytaženým 8286 (a jinými dalšími obvody). [6] Jistě, že jedině do horního slotu. Zmínka o multifunkční kartě do dolního slotu se týká FDC "lite" jen tím, že je floppy řadič její součástí (je to můj samostatný projekt). A přesně tak, jak navrhoval <img src="BODY_IMAGES_WRAP_GIF">Zdeněk (doplnil Ctirad) - všechno je v CPLD, kromě WD2791 je v části <img src="BODY_IMAGES_WRAP_GIF">"floppy" jen 74LS14 (využitý na desce i jinde), 74LS243, 74LS137 a 7406. Pro <img src="BODY_IMAGES_WRAP_GIF">majitele více mechanik (na dlouhé kšandě) jsou tyto tři oddělovače <img src="BODY_IMAGES_WRAP_GIF">nezbytné a basta. Já např. odpojuju datový kabel bez vypnutí Sharpa a <img src="BODY_IMAGES_WRAP_GIF">ještě jsem žádný HW nezničil. Proč? Viz výše. Sešlo se mi pár dotazů na tu "víceúčelovou kartu", takže napíšu pár <img src="BODY_IMAGES_WRAP_GIF">řádků někdy jindy. Možná se ale budu opakovat. Ohledně toho zadku, to jsme si nerozuměli. Mě vadí, když zezadu zírám <img src="BODY_IMAGES_WRAP_GIF">"až do žaludku" (díra při pohledu na horní slot). Platí to pro Univcard i <img src="BODY_IMAGES_WRAP_GIF">můj frézovaný FDC. Martin tuším potvrdil, že se dá vyfrézovat plastový <img src="BODY_IMAGES_WRAP_GIF">plochý kryt (ála plechový originál - záslepka horního slotu), v němž <img src="BODY_IMAGES_WRAP_GIF">bude výřez pro libovolný konektor, dle konkrétního hardware. Jiné díry <img src="BODY_IMAGES_WRAP_GIF">potřebuje Unicard, jiné můj prototyp OnScreen/TXT atd. </pre>