Původní podoba příspěvku

Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).

<!-------------------------------------------------------------->
<table width="100%"><tr><td align="left" valign="middle"></td><td align=right valign="middle"></td></tr></table><BR><pre>Asi 5x to zaseekuje a pak to da chybu 255. Chce to aby to odzkousel 
jeste Pavel.

Radek


Dne 13.1.2012 10:32, Michal Hučík (sharpemu@pandora.cz) napsal(a):
<span class="replyquote1">&gt;
&gt;
&gt; Radku, Pavle,
&gt;
&gt; az ted po 2 dnech mi v souvislosti s tim 1.bitem doslo, ze se v v
&gt; driveru oproti BIOSu cp/m 4.1 prece jen lisim v tom, ze povoluji
&gt; interrupt v FDC stejnou hodnotou v A registru, jakou jsem tesne pred tim
&gt; pouzil pro zakaz interruptu od PIOZ80, tedy 0x03 (coz by pro neupraveny
&gt; radic bylo spravne). V cp/m se tam ale posila 0x01 ... Upravil jsem to
&gt; ted tedy tak, ze se pred ctenim posle na port 0xdf hodnota 0x01 a na
&gt; port 0xde hodnota 0x00 (720kB DD).
&gt; MZF posilam v priloze. Muzete to prosim vyzkouset? Diky.
&gt;
&gt; Michal
&gt;
&gt;
&gt;
&gt; Dne 11.1.2012 16:59, Michal Hučík (sharpemu@pandora.cz) napsal(a):
</span><span class="replyquote2">&gt;&gt;
&gt;&gt;
&gt;&gt;
&gt;&gt; Diky, to schema jsem nejak prehlednul.
&gt;&gt;
&gt;&gt; Pokusil jsem se tam poslat 0x00 a 0x01, coz jsou bity pouzivane v HD
&gt;&gt; uprave a v obou pripadech to ten radic zahryzlo ... Bez schematu jsem
&gt;&gt; nectel vic experimentovat.
&gt;&gt;
&gt;&gt; Kdyz se divam na schema, tak to vypada, ze bez upravy se pri zapisu na
&gt;&gt; 0xfd pouziva 1. bit - zaslanim 0x00 se to hryzne a 0x02 je to kouzelne
&gt;&gt; cislo, diky kteremu to opet nabehne! ;) Jeste mi nejde do hlavy jak
&gt;&gt; to, ze nepomuze RESET... ale po tom uz dnes patrat nebudu.
&gt;&gt;
&gt;&gt; Michal
</span><span class="replyquote1">&gt;
&gt;
&gt;
&gt; ---
</span>
</pre>