Původní podoba příspěvku
Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).
<!--------------------------------------------------------------> <table width="100%"><tr><td align="left" valign="middle"></td><td align=right valign="middle"></td></tr></table><BR><pre>----- Original Message ----- From: "Radek Suk (sharpemu@pandora.cz)" <suk@[doména skryta]> To: "Konference "Počítač SHARP MZ-800 a emulátory"" <sharpemu@pandora.cz> Sent: Sunday, January 09, 2011 5:15 PM Subject: Re: univerzalni karta <span class="replyquote1">> > Dobra prace! > > Jen si vsimni ze mas jen jeden potencional. Proste nemas tam GND a VCC cary. > Jde ti to dokolecka. </span> A jo, uz to mam opravene, dik za upozorneni. <span class="replyquote1">> Take mas uprostred nejake krize asi je to tam navic. </span> Ty krize jsou stredove znacky konektoru. Upravil jsem si PINHEAD knihovnu, aby obsahovala primo dvou a triradej konektor o sirce 33 pinu. Nez to tam pin po pinu pleskat, mej jsem to tam nasekal. Bohuzel free verze Eaglu mi nedovolila vy vyssi poloze uz umistit konektory, tak jsem zbytek udelal jako bezne prokovy. <span class="replyquote1">> Take jsem si vsimnul ze u casti kde jsou soucastky DIL mas misto VIA plosky a > tak si nejsem jisty zda tam bude dira. </span> VIA udela bezny prokov, tedy i s dirou. Vsak kdyz vedes vodic a prepnes na druhou vrstvu, proptoji to prave pokovem VIA. Uz jsem takto nakreslil plno desek a vyroba prokovenych spoju je bez problemu. <span class="replyquote1">> DRC mi okazuje 1300 chyb asi nejsou sjednocena jmena. Ja mel puvodne 2500 chyb > :-). </span> Tak ja se s tim vubec neparal. Udelal jsem jednu radu plosek pomoci rar, ktere jsem namnocil pouhym COPY. Tim padem to bere jako jeden signal/vodic, ikdyz neni propojeny. A cele tyto rady vodicu jsem dale zkopiroval nad sebou a ve finale jsem delou stranu desky zkopiroval, prepnul ji na druhou vrstvu a umistil zpet. Takze problem tam je s duplicitou pinu a vodicu, ale to nikomu nevadi. BRD muze hlasit chyby, ale je to jen nakres plosnaku, takze z toho vzdy vyexportujes to co si nakreslis, at je tam sebehorsi slatanina. Chyby tedy netreba resit. <span class="replyquote1">>Ta myslenka rozdelit ty volne polochy pod DIL soucaskama na dve casti > se mi libi asi to take udelam. > > Radek > </span>Urcite je to lepsi rozdelit, uzivatel pak nemusi tolik skrabat spoje. Jo a jinak vrstvy BSTOP a TSTOP jsem umistil po cele plose desky, aby zbytecne nedoslo k tomu, ze vyrobce plochu zaleje nepajivou maskou. U PRINTED.CZ casto ignoruji zadani vyroby a delaji si co se jim zamane (nezlati, misto strihani frezujou a podobne ptakoviny). VELESOFT </pre>