V predchozim mailu jsi zminoval /MEMRQ - ten je v Sharpu pro jakekoliv
I/O zarizeni (vcerne napr. ramdisku) naprosto irelevantni - jedna se o
signal, kterym se oslovuji interni RAM, ROM, VRAM a v MZ700 specialni
namapovane porty.
Pri I/O operacich pocesor nejprve nastavi log0 na /RD, nebo /WR podle
typu operace a nasledne se nastavi log0 na /IORQ v pripade, ze se jedna
o operaci vyvolanou instrukci in, nebo out. Je tedy zbytecne testovat
stav na obou signalech ...
Dne 25.8.2010 17:37, marcel vasak (sharpemupandora.cz) napsal(a):
Zobrazit citovaný text (35 řádků)
> Dobrý den,
> 25. srpna 2010, 16:07:36, napsal jste:
>
> Chel bych se dostat do vyvoje programator sice nejsem ale debugerista
> ano.W puwodnim predchozim schematu co je na webu jsou do cpld
> privedeny oba.Mam podezreni ze jeden signal mnel jen procesor v
> Comodoru 64 a jeho i/o obvody mnely jen rd,u zx pribyl i signal wr.U
> Z80 maji vsechny obvody pokud se donich zapisuje a i cte oba
> vstupy.Minimalne by muselo byt privedene pokud ne wr tak m1 a podle
> ni a irq se da poznat kdy se cte a kdy zapisuje na port.
>
> Marcel vasak
>
>>> Na tom schematu mi chybi dva signaly a to io/wr a mrq,nebo na te carte
>>> neni pamnet? a do ni se nezapisuje jak tedy potom emuluje fdd bez
>>> zapisu ? a Ramdisk??
>>>
>>> Marcel Vasak
>>>
> VP> Jsou tam signaly IORQ a RD. Pokud je aktivni IORQ a neni RW,
> VP> znamena to, ze se zapisuje. Na karte skutecne neni pamet, proto neni
potreba signal MRQ.
>
> VP> Jake zdrojaky mate na mysli ? CPLD je programovane ve VHDL a
> VP> emulace v C pro ARM Cortex M3. Vsechno jsou vyvojove verze, ktere
> VP> se zatim nedaji publikovat a budou dostupne pouze pro skupinu
> VP> vyvojaru, ktera bude mit prvni serii desek a bude se aktivne
> VP> podilet na vyvoji firmware pro unikartu. Ale tohle vse je zatim jen v
priprave.
>
> VP> Vasek
>
> VP> ---
>
>