Původní podoba příspěvku
Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).
<!--------------------------------------------------------------> <!--------------------------------------------------------------> <table width="100%"><tr><td align="left" valign="middle"><B>Re: Scandoubler a LCD:</B></td><td align=right valign="middle"></td></tr></table><BR><pre>Tak jsem udelal druhy pokus se zcela odlisnym navrhem "uplny scandoubler". Tady <img src="BODY_IMAGES_WRAP_GIF">se jednou frekvenci (17Mhz) uklada do pameti a druhou 40Mhz se vybira a generuje <img src="BODY_IMAGES_WRAP_GIF">CELY obraz. Bohuzel uz to neslo udelat na AVnetu, protoze vnitrni pamet FPGA je <img src="BODY_IMAGES_WRAP_GIF">jen 40kB. Protoze vysledny preklad mi tvrdil, ze potrebuje jen 100 macrocels tak <img src="BODY_IMAGES_WRAP_GIF">jsem ve srotu nasel CPLD Altera EPM7128 a pamet 128kB/15ns a zkusil to. Vysledny obraz je sice dobry neklepe se, ale ... vzhledem k tomu jak se tam <img src="BODY_IMAGES_WRAP_GIF">zapisova a cteci frekvence honi po obrazovce vznikaji pri zmene obrazu nepekne <img src="BODY_IMAGES_WRAP_GIF">efekty zejmena pri rolovani. Takze pro textovy rezim OK na hry asi nic moc. DL P.S. ve zdrojaku zatim neni obslouzeny border. </pre>