Tak jsem netusil, ze si vylamu zuby i na tak jednoduchem zapojeni :(
Opravene schema je tady: http://duna.ordoz.com/memext/flashprg.txt
Protoze se mi s flashkou nejak nedarilo a chtel jsem vyloucit
nekompaktibilitu v programovacich sequencich, tak jsem misto ni do
patice zasunul sram 628512 (resp. BS62LV4006 - mely by byt stejne). Pro
zapojeni pameti jsem musel ve schematu prehodit piny 3, 29 a 31, ktere
maji jiny vyznam, nez u flash.
Napsal jsem si testovaci programek, ktery jsem v debugeru trasoval a po
jednotlivych I/O operacich jsem si overoval stav na desce sondou:
;
; zapiseme do sram na adresu #2205 hodnotu #55
;
ld a,#22
out (#30),a ; zapis horni byte adresy na port #30
ld bc,#0531 ; b=dolni byte adresy, c=datovy port
ld a,#55 ; nastav data
out (c),a ; a uloz do sram
; cteni
ld a,#22
out (#30),a ; zapis horni byte adresy na port #30
ld bc,#0531 ; b=dolni byte adresy, c=datovy port
in a,(c) ; precti obsah sram
ld (#8000),a ; uloz precteny byte na adresu #8000 v RAM
... at zapisu co zapisu, tak vzdy prectu jen #ff ...
Vyzkousel jsem tedy tohle vsechno:
- sondou jsem si na LS273 overil, ze se mi spravne nastavuje horni cast
adresy - OK
- aby nebylo svabum na desce smutno, tak jsem k nim pridal 1mF a 100nF
kondenzatory
- pridal jsem si do zapojeni dalsi kontrolni LS273, kteremu jsem /MR
pripojil na +5V a CP jsem spojil s /Q1 pinem spodniho LS138. Na tento
kontrolni obvod jsem si postupne zapojil A0-A7 z sram, a potom jeste
D0-D7 - tak jsem si mohl osondovat, ze pri out (#30),a mam spravnou
hodnotu na adresni i na datove sbernici - vse bylo OK. Pri in a,(#30)
jsem na datove sbernici nameril #FF
- kdyz jsem si na kontrolni obvod pripojil /RW a /RD, tak jsem na
nich pri in/out nameril vzdy logickou jednicku (proc?), takze
jsem jeste overil ze je mam zapojene na spravne piny sbernice a ze za
provozu na nich neni stav 1, ale ze to tam kmita.
Kde by mohl byt zakopany pes?