Přejít na obsah
ARCHIVEKArchiv e-mailových konferencí o 8bitových počítačích Archiv Pandory 1999 až 2013

Původní podoba příspěvku

Vaclav Peroutka Zpět na příspěvek

Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).

<!-------------------------------------------------------------->

<!-------------------------------------------------------------->
<table width="100%"><tr><td align="left" valign="middle"></td><td align=right valign="middle"></td></tr></table><BR><pre>Ahoj svete,

zacal jsem plodit kartu, ktera bude mit na sobe SIO, PIO a SD-card interface.
<img src="BODY_IMAGES_WRAP_GIF"> Ramdisk jsem zavrhnul, z toho duvodu, protoze MemExt je jednoznacne lepsi -
<img src="BODY_IMAGES_WRAP_GIF">Davide, smekam pomyslny klobouk.

Momentalne je to ve stadiu ditete, kdy je tatinek v mamince. Takze nic neni
<img src="BODY_IMAGES_WRAP_GIF">jasne a nic neni jiste.

Se Zdenkem Adlerem jsme se shodli na tom, ze vestavena ATMEGA bude po RESETu
<img src="BODY_IMAGES_WRAP_GIF">emulovat ROMdisk, tzn. ze z SD karty se nabootuje system. Pak by ATMEGA mela
<img src="BODY_IMAGES_WRAP_GIF">emulovat SIO (coz nebude slozite vzhledem k tomu, ze SIO obsahuje primo na
<img src="BODY_IMAGES_WRAP_GIF">hardwaru.

A take FDC - na SD-karte bude FAT16 a na ni FD images - po startu bude nejaky
<img src="BODY_IMAGES_WRAP_GIF">pocatecni a pak pomoci programku budou vybiratelne  - jako kdyz clovek prehazuje
<img src="BODY_IMAGES_WRAP_GIF">diskety.

Co se tyce implementace, tak ATMEGA ma 2 externi zdroje interruptu. Puvodne jsem
<img src="BODY_IMAGES_WRAP_GIF">myslel, ze jeden bude na ROMdisk a druhy na SIO. Jenze co pak s FDC &gt; proto SIO 
<img src="BODY_IMAGES_WRAP_GIF">pujde pollingem.

Casovani: Pokud ATMEGA pobezi na 16MHz (16 MIPS) a Sharp na 4MHz, pak na
<img src="BODY_IMAGES_WRAP_GIF">vystaveni dat ma ATMEGA 6 cyklu bez WAIT stavu. S jednim WAIT stavem (na
<img src="BODY_IMAGES_WRAP_GIF">sbernici T9 je vyveden signal EXTWAIT) je to 10 cyklu, coz by bylo lepsi - a
<img src="BODY_IMAGES_WRAP_GIF">kazdy dalsi WAIT je 4 cykly. 

Timto by se dala zbrzdit komunikace mezi Z80 a ATMegou. Pak je ale nutno vzit
<img src="BODY_IMAGES_WRAP_GIF">vetsi GAL20V8 -&gt; ATMega by nahazovala platna data na sbernici a GAL by rusil
<img src="BODY_IMAGES_WRAP_GIF">WAIT stav pro Sharpa.

Nicmene nevim, pokud to cele neni prilis kratkozrake, proto bych privital
<img src="BODY_IMAGES_WRAP_GIF">nejakou diskusi na nahozene tema.

V priloze posilam potencialni schematko te karty.

Vasek
</pre>