Původní podoba příspěvku
Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).
<!--------------------------------------------------------------> <!--------------------------------------------------------------> <table width="100%"><tr><td align="left" valign="middle"><B>Re: Rozsireni Ramky:</B></td><td align=right valign="middle"></td></tr></table><BR><p>Uff zapomel jsem poslat schema a popis zapojeni:</p> <p>CSROM (Mapovani pameti pro kompatibilitu):</p> <p>Signal csrom je priveden z patice rom a je aktivni v "0". Signal preklopi MUX a tim privede na A12->A12, A13->A13, SWITCH MZ700/MZ800->A16, ctvrty MUX provede inverzi signalu a ten zablokuje (2x7489)mapovaci pameti (A14, A15, A17, A18 budou v log 1), zaroven aktivuje hradlem NOR pin /CS u Flash.</p> <p> </p> <p>CAS (Prace s pameti v mapovacim rezimu)</p> <p>Signal CAS muze byt aktivni pouze pokud je CSROM neaktivni -> mapovaci pameti jsou v provozu a MUX je pro vystupy pruchozi. Mapovaci pameti maji vybranou adresu podle A12-A15. Signal CAS prichazi se zpozdenim -> mapovaci pameti se zpozdenim 40ns meli dostatek casu vybrat stranku. Nejvyssi bit A19 z mapovacich pameti definuje /CSflash=A19+/CAS, /CSram=/A19+/CAS.</p> <p> </p> <p>Zapis do mapovacich pameti:</p> <p>Jen OUT (E7) asi netreba komentare. Dve hradla NAND, 74ls138 a tranzistor jako invertor. Adresu v mapovaci pameti vybiraji zase A12-A15 to znamena ze se to bude krmit instrukci OUT(C),x.</p> <p>D.</p> <p> </p>