Re: Re: Detailní popis RD Müller 256KB

Nejprve upřesnění:
podrobný popis "Müllera" je výklad činnosti
odzkoušeného a 100% funkčního zařízení, nikoliv
teoretizování nad schematem před stadiem výroby
prototypu. Teď jsem ho oprášil v souvislosti
se snahou o nějakou tu kombo desku (taky jde
o ty hochy programátorské, to maximum 16MB
je skvělá příležitost pro ty z nich, kteří
loni přišli s myšlenou multitaskingového
prostředí, ať už na bázi 8bitového Unixu
nebo dokonce grafického).
A něco z toho nového už skutečně chodí!!

Výpadek refreshe může nastat jen při dlouhém
aktivním signálu do CPU WAIT\' (řídí jej GDG)
nebo při aktivním požadavku BUSRQ\' (není
v Sharpu zapojeno). M1\' je živý i po instrukci
HALT, LDIR a jiné by neměly vadit, jednak se
mikroprogram takových instrukcí skládá ze
dvou běžných, navíc se všechny instrukce
s prefixem operačního znaku čtou ve dvou
cyklech M1\' (takže vlastně periodicita M1\' při
instrukci LDIR není každých 21 taktů CPU, ale
17).
LD SP, HL (20 taktů): nejdelší neprefixová
instrukce co jsem objevil, vyskytuje se řidčeji

S časováním si hlavu nelámu, ty přísné limity jsou
tu proto, aby byla dosažena deklarovaná doba
jednoho cyklu čtení/zápisu, já mám popis DRAM 4Mx4,
kde jsou tabulky se všemi možnými názvy intervalů,
ale zkoumal jsem spíš kresby časování. Co půjde,
půjde. Dvě paměti 1Mx4 vypreparované ze SIMMu a
připájené na "visutou redukci", vložené do soklů
místo dvou 64Kx4, chodí určitě (viz fota).
Nelze předpokládat, že by při refreshování držela
náhodou jen ta 64KB část z 1MB, kterou jsem
podrobil zahořovacímu testu.

Multiplex adres do hlavní RWM Sharpa řídí GDG,
jestli se o refresh dělí s CPU, toť otázka...

Petr de Zviqov