Zdenek Adler (sharpemupandora.cz) napsal(a):
Zobrazit citovaný text (5 řádků)
> Samozrejmne i toto je reseni - pokud jsi natolik schopny zapojeni s timto
> obvodem navrhnout a realizovat, tak ho beru vsema deseti. Ja takoveto
> zkusenosti bohuzel nemam - ve skole nas tenkrat ucili tak maximalne TTL
> logicke obvody a mikroprocesory 8080 a 8051, takze obvody Xilinx jsou pro
> mne docela Spanelskou vesnici.
Pokud to umis poskladat z TTL a spol, tak umis i Xilinxe.
Jedna z metod programovani je ta, ze namalujes logicke schema z beznych
obvodu a on si z to vygenerje prislusny bitstream. Jen nadefinujes
prirazeni I/O signalu nozickam a je to. :-)
Samozrejme pak do toho zacne hrat roli casovani atd, ale to u techto
pomalych vecech by nemelo hrozit.
Bud se pouzivaji specializovane aplikace pro vyvoj (to mame) nebo
jsou moduly do Orcadu, kde to normalne nakreslis a on si to pak
prezvyka.
Zobrazit citovaný text (1 řádek)
> Samozrejmne by pak asi odpadla moznost amaterske vyroby...
Myslim si, ze ne.
Ted tu mam sice stary katalog z 2000, ale nejmensi Spartany
XCS05 a XCS10 se delaji i v pouzdre PLCC84, pricemz mame volne
k dispozici 61 pinu. Patice na toto jde normalne zaletovat
v ruce. Tistak to bude chtit si nechat udelat.
Je treba hlavne urcit, zda by tech 61 I/O linek stacilo.
A kolega umi v ruce zapajet i PQFP240, je to jen vec otrlosti. :-)
Dalsi vec odhadu je ta, zda kapacuta obvodu XCS05 nebo 10 bude
dostatecna pro vsechny funkce.
Priblizna kapacita je pro XCS05/10
- logickych hradel 3000/5000
- bitu RAM pameti 3000/6000
- klopnych obvodu 360/ 616
Proudova zatizitelnost na pin je 12 mA, takze mozna ty budice na
IDE ani nejsou potreba?
Mozna by bylo vhodnejsi nez FPGA obvody pouzit CPLD verzi, tim nam
odpadne i externi EEPROMka s bitstreamem. CPLD verze to ma primo
v sobe a ma o neco rychlejsi start (ale to je nam zase celkem jedno),
existuji verze pro jedno naprogramovani a pro opakovane.
Z ohledu navrhu zapojeni to je jedno.
Majkl
