Původní podoba příspěvku
Surová data tak, jak byla v roce 2013 stažena z Pandory (HTML zdroj bez úprav, osobní e-mailové adresy jsou maskované).
<!--------------------------------------------------------------> <table width="100%"><tr><td align="left" valign="middle"></td><td align=right valign="middle"></td></tr></table><BR><pre> <span class="replyquote1">>Nemáte někdo dokumentaci k nějakému reálnému počítači postavenému na <img src="BODY_IMAGES_WRAP_GIF">tomto "čipsetu". Jedná se mi hlavně o schéma či alespoň slovní popis <img src="BODY_IMAGES_WRAP_GIF">řešení. Nějak se mi nedaří nic vygooglit. </span> Z československých to byl Consul 2715 (možná i některý jiný). Bohužel já k němu dokumentaci nemám, jen co jsem nedávno dostal od Petra a <img src="BODY_IMAGES_WRAP_GIF">to se týká programování. Kdysi jsem něco měl (bylo toho dost a určitě tam byl popsán i assembler), a <img src="BODY_IMAGES_WRAP_GIF">to jsem (rovněž kdysi) dával Suchánkovi v domnění, že se s tímto strojem <img src="BODY_IMAGES_WRAP_GIF">nikdy nesetkám (a teď ho mám a je tu). Čili pokud se nikde nic jiného nenajde - zajet do Nového Města nad Metují a <img src="BODY_IMAGES_WRAP_GIF">znásilnit/uplatit/okrást/přemluvit jeho. <span class="replyquote1">>Informace z katalogů TESLA jsou velmi zevrubné, našel jsem PDF od INTELu s <img src="BODY_IMAGES_WRAP_GIF">popisem funkcí CPE (3002), ale je tam pouze 3002, chtěl bych si rozšířit <img src="BODY_IMAGES_WRAP_GIF">obzory. Vůbec netuším jak by měl být implementován řadič mikroprogramu <img src="BODY_IMAGES_WRAP_GIF">3001. Blokové schéma 16bit jednotky z katalogu TESLA je bohužel opravdu <img src="BODY_IMAGES_WRAP_GIF">blokové. </span> Nebylo by něco tu? http://ieeexplore.ieee.org/iel5/2/34536/01647049.pdf Nezkoušel jsem se ale přihlásit. Nevím, zda pomůže toto: http://www.ee.bgu.ac.il/~kushnero/asynchronous/Microprogrammable/A%20bit%20slice <img src="BODY_IMAGES_WRAP_GIF"><span class="replyquote1">%20architecture%20for%20microprogrammable%20machines.pdf </span> <span class="replyquote1">>Zatím jsem při poznávání uvízl na úvaze, že CPU sestavené z těchto <img src="BODY_IMAGES_WRAP_GIF">řezů by pro efektivní použití bylo nutné realizovat podle harwardského <img src="BODY_IMAGES_WRAP_GIF">schematu. Nějak si pořád nedovedu představit jak by se při skládání <img src="BODY_IMAGES_WRAP_GIF">instrukcí z mikrokódu dalo jinak dosáhnout paměťové efektivity. Pokud <img src="BODY_IMAGES_WRAP_GIF">realizuji např. 16bit CPU budu mít k dispozici sice 128kB paměti, ale s <img src="BODY_IMAGES_WRAP_GIF">ohledem na nutnost 16bit zarovnávání kódu a dat, při Neumanu, spotřebuji <img src="BODY_IMAGES_WRAP_GIF">paměť již při relativně malém programu. </span> Poslední možnost, pokud se nenajde schema nebo popis, je rozebrat ten stroj a <img src="BODY_IMAGES_WRAP_GIF">podívat se, jak je to pospojováno. Uvědomuju si teď, že nemám ani ponětí, kolik je v tom stroji vlastně <img src="BODY_IMAGES_WRAP_GIF">RAMky (64 kB?). </pre>