Konference: Počítač SHARP MZ-800 a emulátory
| Od: | David Luftner |
| Datum: | 28.4.2004 10:15 |
| Předmět: | Re: Připomínky k připomínkám |
| Re: Připomínky k připomínkám: |
Navrhuji pro
OE(dram) = trvale LOW a REFRESH s kazdym signalem MREQ
upravit prom, eprom nebo GAL (zjednoduseno jen pro casovani)
Vstupy:
RD_SEL = cteni zapis RD
IORQ = signal sbernice
MREQ = signal sbernice
BUSF = signal sbernice
XA22 = adresa 23bit
XA23 = adresa 24bit
RASIN = zpetna vazba zapojeni vystupu na vstup
MUXIN = zpetna vazba zapojeni vystupu po pruchodu MUX na vstup
Vystupy:
RAS, CAS0, CAS1, CAS2, CAS3 - ridici signaly DRAM
MUX - prepnuti MUX
Funkce jsou napsany pro prehlednost v kladne logice:
MUX = RD_SEL
RAS = IORQ + MREQ & BUSF + MREQ & RASIN
CAS0 = MUXIN & /XA22 & /XA23 + MREQ
CAS1 = MUXIN & XA22 & /XA23 + MREQ
CAS0 = MUXIN & /XA22 & XA23 + MREQ
CAS0 = MUXIN & XA22 & XA23 + MREQ
Popis:
Operace s RD operaci IN/OUT:
Kazda V/V operace zpusobi generovani signalu RAS. Pokud nedojde k adresaci ramdisku probehne jen "falesny" refresh. Pokud dorazi i signal RD_SEL vystup MUX prepne multiplexory a vraci se jako MUXIN. Pak uz se vybere podle XA22 a XA23 prislusny signal CAS. Ostatni SIMMy provedou zase jen "falesny" refresh.
Refresh:
Kazdy prichod signalu MREQ zpusobi ze vsechny signaly CAS se aktivuji. Protoze podle pdf k Z80 se tento signal aktivuje jen kdyz jsou hodiny v LOW signal RAS bude zpozden dokud nebudou hodiny neprejdou do HIGH. RAS diky zpetne vazbe zustane aktivni dokud bude trvat signal MREQ. Je otazkou zda je zpetna vazba nutna nebo jestli muze byt signal RAS aktivovan nekolikrat behem REFRESH (v dokumentaci o tom nic neni).
Signal WR:
Pro pameti by mel byt neaktivni behem REFRESH CAS before RAS. Takze jedno hradlo OR. /WR = /WR + /RD_SEL Pri REFRESH jen signalem RAS se neuvazuje tak se nemusi rozdelovat na jednotlive SIMMy.
D.
Ostatní příspěvky vlákna:
[2004/1 (1)] [2004/2 (1)] [2004/4 (33)] [2004/5 (34)] [2004/6 (12)] [2004/7 (1)] [2004/8 (12)] [2004/9 (31)] [2004/10 (52)] [2004/11 (43)] [2004/12 (4)]