Konference: PMD 85

Od: Roman Bórik
Datum: 31.3.2011 18:34
Předmět: Re: Spomalovanie kvoli zobrazovaniu


> 1. O tych 8% je vykonavanie programu spomalene vzdy, alebo len pocas 
> zobrazovania aktivnej grafickej plochy obrazovky ?
> 2. Spomalenych je takto uplne celych 64kB adresneho priestoru, alebo iba
 hornych 
> 16kB s videoramkou ?

Budem radšej citovať zo samotnej príručky ("redakčne" skrátené... :-))

*******
... - z popisu koncepcie počítača -

Základní myšlenka spočívá v simultární činnosti videosystému a
mikropočítače s paměťovým podsystémem.
...
K zobrazovaným údajům musí mít přístup videosystém i mikropočítač a z
toho důvodu je paměť RWM realizovaná s dvoubránovým adresovým
přístupem. Nutné obnovování údajů je vyřešeno nepřetržitým čtením 
údajů z videostránky a jejich zobrazováním na TV obrazovku. Tuto činnost
zabezpečuje videosystém. Pro simultanní činnost má každý systém
vymezenou svou dobu, během které je "majitelem" paměťového podsystému RWM,
případně lokální sběrnice počítače. V případech, že by došlo ke
konfliktním situacím, např. když požadují oba systémy spolupráci nad
pamětí RWM, ponechává se priorita systému VIDEO a mikropočítač během
této doby musí být v režimu WAIT. K těmto situacím dochází zřídka a
programová propustnost mikropočítače je snížená asi o 8%.

... - z popisu centrálnej jednotky počítača -

Zvláštností tohoto bloku je tvoření signálu READY, který má za úkol
synchronizovat mikropočítač s videoprocesorem. Tento signál je závislý na 
systémovém signálu VIDEO, který určuje platného majitele sběrnice a na
stavu, zda se mikropočítač připravuje k zápisu údaje nebo čtení údaje. 
Tento stav získá ze stavového slova a to konkrétní linky D1, která
udává, že bude probíhat zápis do paměti (W0).

... - z popisu riadenia dynamických pamätí - 

Vraťme se k popisu spolupráce videoprocesor - mikropočítač. K zápisu
údaje mikroprocesorem do paměti, který se uskutečňuje v jeho pracovním
taktu T3 strojového cyklu je rozhodující, jaký cyklus byl ve stavu T2, kdy
může mikroprocesor obdržet avízo (signál READY) pro vložení prázdného
taktu (TW). V případě, že v kritickém čase je v tomto taktu cyklus VIDEO, 
následujíci takt bude T3, ve kterém může dojít k zápisu dat do paměti. V
opačném případě bude uložen mezi T2 a T3 jeden TW a tím bude zabezpečena
správná synchronizace dvou systému nad paměťovým podsystémem.
Mikroprocesor testuje signál READY sestupnou hranou impulzů Fi2. Pokud má
signál READY úroveň log.1, pokračuje dalším pracovním taktem T3, v
opačném případě přejde do "čekacího taktu", ve kterém opět testuje
signál READY. Východem z tohoto taktu je, že READY bude v čase týlové
hrany impulzu Fi2 mít úroveň log.1.
Při činnosti čtení z paměti je činnost synchronizace obdobná, až na to, 
že vložení taktu TW bude provedeno tehdy, když v kritickém čase T2 bude
cyklus VIDEO.

********

Z toho teda vyplýva, že zrejme nezáleží na tom, do akej časti pamäte CPU 
zasahuje, ale či je práve voľná zbernica.

Roman


Ostatní příspěvky vlákna:

 
[2011/3 (63)] [2011/4 (33)] [2011/5 (5)] [2011/6 (7)] [2011/8 (1)] [2011/11 (2)] [2011/12 (25)]


[2011 (136)] [2012 (67)] [2013 (60)]